高速先生前面零零散散的写了一些DDR3系列的文章,虽然有小部分的案例说到了问题点,但那只是为了引出主题而写,而且只是点到为止,既然是案例,就要把问题的来龙去脉描述清楚,这个案例的问题是这样的: 某客户有一个板子需要新增一部分功能,想将原来的小板改为大板,但出于成本考虑,又将原来的8层板改为了6层板,板子做出来后...

继续阅读>>

问答Fly-by拓扑,驱动到各负载的延时是不同的,是离驱动近的负载信号质量好,还是远离驱动的信号质量好,为什么?我们在学习高速设计的时候,会接触到集总和分布的概念。刚开始并不理解,以为器件之间使用导线连接,保持连通就可以了,然而当信号变化的时间和传输线长在一个数量级的时候,就应该关注传输线效应了,这时候,同一时刻...

继续阅读>>

DDR的拓扑结构选择也是一个老生常谈的话题了,从最初只能采用T拓扑到支持读写平衡的Fly-by拓扑,设计似乎变得越来越简单了。大家来看这样一种情况,一个驱动拖动两片DDR颗粒,芯片支持读写平衡,您一般会选择什么拓扑结构呢?我想,这个应该和个人的设计习惯有关,或者选择T拓扑,或者选择Fly-by,没有标准答案。但是作者最近遇到...

继续阅读>>

问答对于DDR3的布线我们应该注意那些问题呢?下面我们以64位DDR3为例 :(注意:设计要求会因为芯片公司而有差异,具体以芯片手册要求的为准。)首先是数据线,数据线分组如下: GROUP0: DQ0-DQ7,DQM0,DQS0P/DQS0N; GROUP1: DQ8-DQ15,DQM1,DQS1P/DQS1N; GROUP2: DQ16-DQ23,DQM2,DQS2P/DQS2N; GROUP3: DQ24-DQ31,DQM3,DQS3P/DQS3N;...

继续阅读>>

1层叠设计的最后一个层次 接上一篇文章说的层叠设计的最后一个层次,其实这是一个开放性题目,非要让大家按照我固定的封闭思路答题,是不公平的。所以我在上周的点评才说是“任性”一次。不过也还是有朋友的回答和我想的一样,先握个手。 第3层次不仅同时提供阻抗需求表以及层叠设计表,同时还要详细指定每一层的材料型...

继续阅读>>

在DDRx里面经常会被一些缩写误扰,如OCD、OCT和ODT,我想有同样困扰的大有人在,今天还是继续上一篇的关键技术来介绍一下大家的这些困扰吧。 片外驱动调校OCD(Off-Chip Driver) OCD是在DDR-II开始加入的新功能,而且这个功能是可选的,有的资料上面又叫离线驱动调整。OCD的主要作用在于调整I/O接口端的电压,来补偿上拉与下...

继续阅读>>

阻抗控制与层叠设计的几个层次看看你在哪一层 说起阻抗控制,很多人都是一脸的轻描淡写:这么简单,我刚入行就会了。在深入了解行业在设计中进行阻抗控制的方法之后,我总结了4个层次。 第0层次不进行阻抗控制。也分两种,一种是设计不属于高速范畴,不需要控制阻抗;一种是到了高速范畴,却不知道需要控制阻抗,导致设计出问...

继续阅读>>

广大网友的眼睛是雪亮的,昨天文章中有一处笔误,一发出去就马上收到了朋友的反馈。小陈同学还无耻地尝试抵赖,很快就在真理面前败下阵来。今天在这里将文章更正后重新发一遍,以后对公众号文章的检查会更加仔细一些。 我们在介绍信号完整性的时候通常会说“当传输延时大于六分之一的信号的上升时间时,需要考虑信号完整性...

继续阅读>>

问答DDR3设计中那些因素会影响时序,在设计中该怎样避免呢?上次问到影响DDR时序的因素,其实DDR是一个牵一发而动全身的整体,所以对于它的时序,影响的因素太大,比较突出的是—>电源完整性,走线拓扑和端接,等长,串扰<—这四个总体的因素。电源完整性,对于时序是一个影响比较大的因素,电源不稳定的话,会给信号带来很多...

继续阅读>>

DDR线长匹配与时序(下)问答码间干扰和串扰是怎么影响时序的?在讲到影响源同步时序的因素中,我们更多强调的是时钟与数据的等长,因为等长后基本就等时了,等时后驱动端时钟与数据之间的相位关系就能被准确无误的传输到接收端。然而,在保证时钟与数据同时到达接收端的前提下,信号质量还会受到其他因素的影响。有时候,尽管时...

继续阅读>>

三星NOTES7事件看电源载流设计的重要性 (戳图片,即可查看上期文章回顾) 问答 如果某电源电流为20安培,你是选择20~24mil孔径的过孔来设计,少打几个过孔呢?还是选择10~12mil孔径的过孔来设计,多打几个过孔呢?为什么? 假定12mil的过孔可以安全承载1A的电流,现在某电源电流为20安培,需要设计多少个12mil的过孔?为什么? ...

继续阅读>>

在《PCB的筋骨皮》一文中,我们提出了当板厚在1.6mm及以上时,怎样避免使用假八层的叠层,而导致PCB成本增加的问题。感觉大家的回答很踊跃哈,看来这个问题还是比较典型的。本来想截取一些回答放在这里,不过篇幅的关系,大家可以自己去上一篇文章,看看文章后面的精选答复。 在此文中我们结合平时的设计经验,提出了自己的见...

继续阅读>>

文章未动,公式先行: inc ──入射trans ──传输refl── 反射 当信号穿越阻抗不连续的点时,会产生反射电压与电流,从而使得分界面两边的电压和电流相等(基尔霍夫定律)。 这样就有如下公式: V_inc+V_refl=V_trans I_inc-I_refl=I_trans 其中,由欧姆定律有: Z_1=V_inc/I_inc Z_1=V_refl/I_refl Z_2=V_trans/I_...

继续阅读>>

来到了场的领域,我们要做的第一件事就是把我们的波形拆开,让我们先来看看之前说过的测试点的问题。 为了将问题简化,我们假定一个这样的条件: 1.在拓扑上,源端完全匹配,末端全反射,理想的100Ω差分传输线。 2.传输的为我们之前模拟的DDR3信号,由三次谐波构成。 3.测试点位置离接收端距离为500mil。 好的,现在...

继续阅读>>

在上一篇的问题里面问到了DDRX相对于前一代来说的关键技术突破在哪里,虽然没有人回答得完全正确,但这个也是很正常的,因为通过几句话要想说清楚也确实是不容易的,所以还是通过文章来把这些关键技术再给大家介绍一下。差分时钟技术 差分时钟是DDR的一个重要且必要的设计,但大家对CK#(CKN)的作用认识很少,很多人理解为第...

继续阅读>>

反射话题复习及端接和拓扑话题开篇 讲过阻抗,接下来当然是反射。高速先生小陈写过7篇反射的文章,深入浅出,功力深厚。考虑到以下两个因素,决定把旧文重发一轮: 1、 话题延续性,从阻抗到反射,然后就是端接和拓扑 2、 重写反射文章,也不见得能超出小陈的这几篇,并且高速先生新人很多,很多人并没有看过这几篇 因为是旧...

继续阅读>>

随着电路设计日趋复杂和高速,如何保证各种信号(特别是高速信号)完整性,也就是保证信号质量,成为难题。阻抗的控制最终需要通过PCB设计实现,对PCB板工艺也提出更高要求。下面是我针对这个问题,结合实际的生产,有了一些粗浅的认识和总结,和大家分享,先来了解一些最基础的东西吧…… 1PCB的基材 PCB是为完成第一层次...

继续阅读>>

您觉得10GBASE-KR协议里面的Interconnect Channel指的是背板及连接器通道还是从芯片输出到芯片输入背板加子卡的通道? 其实802.3ap协议对Interconnect的定义也较模糊,我们高速先生内部也经常在讨论这个,看个人的理解,我觉得这里面有点小坑,甚至制定协议的人也没有明确。不管结果怎样,我们先来看原文。 (摘自IEEE Std 802....

继续阅读>>

在前面的高速先生带你看协议之10Gbps标准组织里有介绍过,大家可以再了解下: 【高速先生带你看协议之10Gbps标准组织】 今天的主角就是SFF8431下面的SFP+信号,它是目前10GBd光模块用得比较多的一种信号协议,最高速率可以支持到11.1GBd。此外它还可以遵守如下一些信号协议。 表1SFP+ Standard Compliance SFP+主要分Ho...

继续阅读>>

CEI-28G-VSR是OIF协议组织下面的通用电气输入输出标准,在前面的高速先生带你看协议之10Gbps标准组织里有介绍过关于OIF组织,大家可以再了解下。 目前的25G、28G光模块主要应用的就是CEI-28G-VSR协议,所以这个协议应用还是比较广的,如下是这个协议的一个简单特性。 我们可以看到的比较明显的是它不是一个特定的速率,而是...

继续阅读>>

CEI-25G-LR是也OIF协议组织下面的通用电气输入输出标准,LR是long reach的简称,可以作为CEI下面的长距离板上传输,所以目前用在背板上,某些点和802.3bj的100G-BASE-KR4是通用的。应用框架如下图一所示。 基本特点如下: 1、差分阻抗100ohm; 2、Baud rate is within the range from 19.90 Gsym/s to 25.80 Gsym/s. 3、Ca...

继续阅读>>

记得在介绍10GBASE-KR的时候问到了通道的定义,在问题解答的时候顺便用100GBASE-KR4从侧面来印证了一些想法,大家可以再回顾一下。 是的,100GBASE-KR4确实对通道定义得比较清晰,包含了除发送和接收芯片以外的一切就是通道,如下图所示。 这个协议里面的通道要求就没有那么复杂了,主要有IL、RL和COM,主要介绍如下。 插...

继续阅读>>

除了插损回损指标,100GBASE-KR4协议里面居然没有串扰等指标,为什么?值此中秋国庆来临之际,高速先生也想跟上步伐,给大家来波福利,所以不用多说,这个又是送福利啦! (其实是大家的水平越来越高了,提问变成了技术难题,能难倒大家的问题也不多啦!可喜可贺!) 是的,大家都基本回答对了,其中还有协议的原话: All significant ...

继续阅读>>

在PCB产品设计时,对不同网络之间有漏电流的要求(如后续案例中产品要求漏电流应小于1pA),但是在可靠性测试过程中,部分设计或者生产因素可能会导致PCB的漏电测试不满足当初的设计要求。此时,可通过失效分析技术来查找失效原因,提出改善措施,进而对实际生产产品进行预防改善,确保产品品质满足设计需求。本次分享一个关于漏...

继续阅读>>

芯片热阻测量 IC 封装的热阻(Rjc, Rja),对于任何热设计工程师,封装设计及硬件工程师来说,都是非常耳熟的名词,都期望能在规格书中找到齐全的热阻参数,并且能够精准。可现实中常难于如愿,热阻参数除了不齐全外,有的还不一定准确,这困扰着不少工程师。 关于热阻提取,兴森研究院散热公益顾问咨询专家刘(水灵)工提出了自...

继续阅读>>

火箭/导弹的结构复杂,其研制过程是一个复杂的系统工程,具有周期长,费用高的特点,研发过程中常涉及到强度、刚度、散热、疲劳寿命、高马赫数、强激波、气动热、噪声、外弹道、气动弹性、流-固-热耦合等方面的工程问题。 火箭/导弹应用方向 结构 流体 ...

继续阅读>>

继续阅读>>

从事这个行业已经有好几年了,特此记录,待后续深思与反省。 以我为例,在这个行业耕耘并不算深,做研究不算严谨,接触的知识面倒是比较广,可以了解到行业很多发展的动态。但是,作为研发一名,自然大多数时间都奉献到了工作上,时不时的想要接触更多的人,想跨出这个行业,获得更多的资源。这篇文章倒是帮助我整理了一下思路,感谢...

继续阅读>>

公司新来的实习生今天犯了一个错误:将2.4mm(母头)-2.4mm(母头)的罗森博格连接器直接接在SMA(公头)上,造成连接器损坏。器件损坏尚可原谅,若在仪器使用中也不注意,将会追悔莫及。 作为一名射频工程师,日常工作中会用到大量的连接器:N头、BNC、SMA、SMB、2.4mm、2.92mm、3.5mm等,使用哪一种更合适?是否能够直接相连?需要...

继续阅读>>

相参(相干,coherent),在不同的系统中,相参含义不同。 相参,可以理解为多个脉冲或信号之间的确定相位关系,通过相关运算,可进行信号检测,在侦查、识别等领域需要进行相参运算。在这种相参情况下,后续信号与第一个信号波形保持确定相位关系,但第一个信号波形的初始相位不必固定。 另一种情形,相控阵、MIMO等多通道系统中,...

继续阅读>>