如何对高速通道建模、仿真及眼图的嵌入和去嵌测试【转发】

2018-03-29  by:CAE仿真在线  来源:互联网

信号完整性是分析和缓解高速数字链路中噪声、失真和损耗所带来的负面影响的系统工程,是高速链路性能和系统级可靠性的重要保障。

然而如何保障电气性能的完整却是高速电路“攻城狮”的一大难题。熟练的“老鸟”们总能够应用信号完整性理论,合理地使用仿真和测试工具,快速地解决各种电路的问题。

今天我们就来跟大家聊聊这其中的工具,并提供手把手的视频让大家的技术“突飞猛进”。

在高速数字信号传输中,通道指的是从发射端IO Buffer到接收端IO Buffer之间的电子路径。它可能由芯片的封装,PCB板上的走线,连接器和线缆组成。一个简单的通道可以从发射端IO Buffer,PCB走线到接收端IO Buffer。 一个复杂的通道(例如背板)由图1所示元件组成。

▲ 图1. 一个大约20英寸长的通道

在进行通道建模的时候

需要注意三个最重要的特性

1.阻抗;2.损耗;3.延时或者相位

阻抗取决于机械结构,介电常数和金属导电性。阻抗不匹配将造成多重反射,最终导致信号振铃、过冲和下冲。

另外通道损耗对SERDES设计很关键,信号损失的主要原因是介电损耗和导体损耗,而这些损耗通常是依赖于频率的。从而一个信道的频带宽度限制了其可通过的最大比特率。对于DDR来说,命令、地址和时钟或DQ和DQS之间的相位差必须被很好的控制。

▲ 图2. 一个通道中的不同元件

通道的元件可以用基于公式的传输线模型、电磁模型或者基于测量的模型建模。对于每个元件的建模正确与否取决于尺寸以及材料参数是否精确。元件模型准确定义好之后,把这些元件级联起来构建一个完整的通道模型(如图2所示),就可以通过TDR仿真来估计通道的阻抗和时延(如图3所示)。通道的插入损耗可以通过S参数仿真估计(如图4所示)。最终这些仿真结果将为“攻城狮”改善通道性能、支持更高速率传输提供调试优化线索。

▲ 图3.阻抗变化(左)和时延(右)

▲ 图4. 插入损耗(左)和相位(右)

看到这里小伙伴们基本明白高速通道建模的方法了吧?可是具体怎么来操作呢?下面的视频将手把手教您“构建具有特定频率损失的高速通道模型”。

看完小伙伴们是不是对使用ADS构建高速信道模型胸有成竹了呢?通过对信道模型的构建,我可以随意地调整链路参数,来查看这些参数对模型的参数表征的影响,最终找到最优的方案。

在完成了链路的仿真优化之后,不可避免的要将优化后的结果应用到具体的电路中,并根据电路的实际情况进行必要的调试,确保产品的实际结果符合预期。这一阶段中,Keyisght的示波器就是非常必要的测试工具,能够轻松、准确地完成对电路信号的各项指标的测试和表征,加快测试验证的速度。

当然,“老鸟”们往往不满足于此,更是思考着如何在新板打样之前能够“预知”效果,提升优化效率,降低投板次数,缩短产品上市周期。而Keysight示波器可以提供另一款调试“神器”——示波器离线软件N8900A。

在使用ADS进行链路仿真、得到S参数后,可以将模型导入到N8900A中,对高速链路前端的实测信号眼图进行嵌入和去嵌测试,方便“攻城狮”评估高速链路模型对真实信号的影响,从而找到调试的线索和方向。

下面的视频将手把手地教您 “如何使用N8900A Infiniium离线分析软件对信号进行嵌入和去嵌测试”

这款功能强大又“神奇”的软件,不单单能够完成“高速眼图的嵌入和去嵌测试”它还能够在“脱离示波器和目标系统”的情况下,打开已保存的波形,并提供与Infiniium示波器一致的界面进行信号的观察、测试、解码以及抖动分析功能。

相关标签搜索：如何对高速通道建模、仿真及眼图的嵌入和去嵌测试【转发】 HFSS电磁分析培训 HFSS培训课程 HFSS技术教程 HFSS无线电仿真 HFSS电磁场仿真 HFSS学习 HFSS视频教程 天线基础知识 HFSS代做 天线代做 Fluent、CFX流体分析 HFSS电磁分析